| 008 |
|
221107s2022 ch ad e bm 000 0 chi d |
| 020 |
|
|q(平裝)
|
| 040 |
|
|aTMUE |bchi |eCCR
|
| 041 |
|
|achi|bchi|beng
|
| 084 |
|
|a008.833|b4404|2ncsclt
|
| 100 |
1
|
|a黃文萱|e撰
|
| 245 |
10
|
|a以互補式延遲線實現高線性電壓 : |b時間轉換之類比數位轉換器 = A Highly Linear Voltage-to-Time Converter Circuit for Analog-to-Digital Converters (ADC) Using Complementary Delay Lines / |c黃文萱撰.
|
| 246 |
11
|
|aA Highly Linear Voltage-to-Time Converter Circuit for Analog-to-Digital Converters (ADC) Using Complementary Delay Lines
|
| 260 |
|
|c民111
|
| 300 |
|
|axiii,116面 : |b圖表 ; |c30公分
|
| 500 |
|
|a畢業學年度:110
|
| 500 |
|
|a指導教授 : 陳偉倫
|
| 500 |
|
|a英文題名 : A Highly Linear Voltage-to-Time Converter Circuit for Analog-to-Digital Converters (ADC) Using Complementary Delay Lines.
|
| 502 |
|
|a碩士論文--臺北市立大學應用物理暨化學系應用科學碩士班,民111
|
| 504 |
|
|a含參考書目
|
| 653 |
0
|
|a延遲線
|
| 653 |
0
|
|a互補式延遲線
|
| 653 |
0
|
|a電壓-時間轉換器
|
| 653 |
0
|
|a類比數位轉換器
|
| 653 |
0
|
|aDelay Lines
|
| 653 |
0
|
|acomplementary delay lines
|
| 653 |
0
|
|avoltage-to-time converter (VTC)
|
| 653 |
0
|
|aanalog-to-digital converter (ADC)
|
| 856 |
40
|
|uhttps://theses.utaipei.edu.tw/gs32/stdcdr_ut/record/#G0G10903007|z臺北市立大學博碩士全文影像系統
|
借閱次數
: 
點閱：153
評分：0
評論：0
引用：0
